Realisierung der virtuellen Hardware-Maschine in VHDL

Authors: 
Bierwisch, Nick
Year: 
2003
Language: 
German
Abstract: 
Die Verarbeitung von Anwendungen mittels Software ist ein sehr flexibler und mächtiger Weg, jedoch ist der Energieverbrauch sehr hoch aber die Leistung nicht dementsprechend. Eine Realisierung der selben Anwendung in Hardware, falls möglich, erlaubt meist eine schnellere Abarbeitung bei gleichzeitig wesentlich niedriger Leistungsaufnahme. Jedoch sind Hardwarerealisierungen nicht sehr flexibel. Dieser Nachteil wurde vermindert, indem rekonfigurierbare Hardware, wie field programmable gate arrays(FPGAs), entwickelt wurde. Ihre grosse Anzahl und der unterschiedliche Aufbau verhindern jedoch eine standardisierte Schnittstelle. Um nicht für jedes FPGA eine Schaltung komplett neu zu entwickeln, wurde in der Diplomarbeit von Sebastian Lange die virtuelle Hardware-Maschine eingeführt. Sie stellt eine Mittelschicht zwischen der zugrunde liegenden Architektur und der Schaltungsentwicklung dar. In dieser Arbeit wurde versucht eine lauffähige Version dieser VHM zu erstellen. Dafür wurde in VHDL das Verhalten beschrieben und ein Design synthetisiert, welches dann auf einem FPGA getestet wurde. Da eine vollständige Implementierung zwar erstellt, aber nicht zum Laufen gebracht werden konnte, lassen sich keine Geschwindigkeiten messen. Es können nur Abschätzungen der Geschwindigkeit und Aussagen über den Ressourcenverbrauch der Implementierung getroffen werden. Diese Arbeit beschreibt, wie die VHM implementiert wurde und trifft einige Aussagen über die zu erwartende Geschwindigkeit und den Ressourcenverbrauch einer solchen Implementierung gegenüber den bisher benutzten direkten Implementierungen der Schaltungen auf den verschiedenen FPGAs.
Pubdate / Erscheinungsdatum: 
2003-08-08
Pages / Seitenanzahl: 
91
AttachmentSize
2003-23.pdf819.37 KB